PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-151681

(43)Date of publication of application: 30.05.2000

(51)Int.CI.

H04L 12/46 H04L 12/28

H04L 29/06 H04L 29/10

(21)Application number: 11-294530

(71)Applicant : SAMSUNG ELECTRONICS CO

LTD

(22)Date of filing:

15.10.1999

(72)Inventor: CHOI KI-YOUNG

SONG JUNG-HO

(30)Priority

Priority number: 98 9843356

Priority date: 16.10.1998

Priority country: KR

(54) ANALOG TRANSLATOR FOR IEEE 1394 AND ITS CONVERSION METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an analog translator for an IEEE 1394 that connects an analog device to the IEEE 1394 and to provide its conversion method.

SOLUTION: The analog translator is provided with a control section 132 that sets a corresponding bit of a stats register assigned to an analog device 30 when the analog device connects to a port and writes connection information of the analog device 30 to a configuration ROM 120, a 1394 interface section that receives packet data from an IEEE 1394 bus and eliminates a header when the data correspond to its own node, a storage section that stores payload data whose header is eliminated from the 1394 interface section, a transfer destination unit extract section 134 that decodes the payload data in the storage section and extracts information of the analog device being a transfer destination of the payload data, and a data conversion section 160 that converts pure

| 130 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150 | 150

payload data whose information relating to the transfer destination analog device is eliminated into an analog signal.

LEGAL STATUS

[Date of request for examination]

15.10.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

(19) 日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2000-151681

(P2000-151681A) (43)公開日 平成12年5月30日(2000.5.30)


(51) Int. Cl. 7	識別記号		FΙ			テーマコード(参考)	
H04L 12/			H 0 4 L	11/00	3 1 0	С	
12/				13/00	3 0 5	В	
29/					3 0 9	Z	
29/							
	審査請求 有	請求項の数 4	OL			(全6頁	頁) ————————————————————————————————————
(21)出願番号)出願番号 特願平11-294530			人 390019839 三星電子株式会社			
(22)出願日	出願日 平成11年10月15日(1999.10.15)		(72)発明者	大韓民国京畿道安養市東安区坪村洞899- 7番地現代5次アパート101棟905号			
(31)優先権主張番号 199843356 (32)優先日 平成10年10月16日(1998.10.16)		J (1998. 10. 16)					
(33)優先権主張国	韓国 (KR)		(72)発明者	大韓民			園洞552-4番地韓洲
			(74)代理人	100064	908		(外1名)

(54) 【発明の名称】 I EEE1394用アナログトランスレータ及びその変換方法

(57) 【要約】

【課題】 アナログ機器をIEEE1394に接続できるようにしたIEEE1394用アナログトランスレータ及びその変換方法を提供すること。

【解決手段】 ポートにアナログ機器が接続されるとき、アナログ機器に割当てられたステータスレジスタの該当ビットをセットするとともに、コンフィグレーションROMにアナログ機器の接続情報を書き込む制御部と、IEEE1394バスからのパケットデータを受取って、自分のノードに該当するデータであれば、ヘッダを取り除く1394インタフェース部と、1394インタフェース部からヘッダの取り除かれたペイロードデータを格納する記憶部と、記憶部のペイロードデータを格納する記憶部と、記憶部のペイロードデータを指し、ペイロードデータの転送先アナログ機器の情報といいませんではいませんではいません。



【特許請求の範囲】

【請求項1】 各アナログ機器が接続される複数のポートと、

アナログ機器が接続されているか否かを表すステータス レジスタと、

接続されているアナログ機器に関する情報を格納してい るコンフィグレーションROMと、

前記ポートにアナログ機器が接続されるとき、前記アナログ機器に割当てられたステータスレジスタの該当ビットをセットするとともに、該セットされたステータスレ 10 ジスタを読み出して、前記コンフィグレーションROM にアナログ機器の接続情報を書き込む制御部と、

IEEE1394バスからのパケットデータを受取って、前記パケットデータがトランスレータ自身のノードに該当するパケットデータであるか否かをチェックし、自分のノードに該当するデータであれば、パケットデータを分解してヘッを取り除く1394インタフェース部と、

前記1394インタフェース部からヘッダの取り除かれ たペイロードデータを格納する記憶部と、

前記記憶部のペイロードデータをデコードし、ペイロー ドデータの転送先アナログ機器の情報を抽出する転送先 ユニット抽出部と、

前記転送先アナログ機器に関する情報が取り除かれた純粋なペイロードデータをアナログ信号に変換するデータ変換部とを含むことを特徴とするIEEE1394用アナログトランスレータ。

【請求項2】 前記1394インタフェース部は、 IEEE1394バスからのパケットデータを受信する フィジカルレイヤと、

前記パケットデータがトランスレータ自身のノードに該当するデータであるか否かをチェックし、自分のノードに相当するデータであれば、パケットデータを分解してヘッダを取り除くとともに、エラーを検出するリンクレイヤとからなることを特徴とする請求項1に記載のIEEE1394用アナログトランスレータ。

【請求項3】 各アナログ機器が接続されているか否かをチェックするステップと、

接続されたアナログ機器に関する情報を書き込むステッ プと、

トランスレータをプラグインしてから、初期化動作を行 うステップと、

1394バスデータに対する転送要求があるか否かをチェックするステップと、

転送要求が送られてくると、パケットデータのパケット ヘッダを分析して該パケットデータがトランスレータ自 身のノードに該当するパケットデータであるか否かをチ ェックするステップと、

ペイロードデータを分析して、転送先ユニットに関する 情報を抽出するステップと、 前記転送先ユニットに関する情報が取り除かれた純粋なペイロードデータを変換するステップと、

前記変換されたペイロードデータを前記抽出されたユニットに送るステップとを含むことを特徴とするIEEE 1394用アナログ変換方法。

【請求項4】 前記アナログ機器に関する情報を書き込むステップは、

各アナログ機器の接続されたポートに割当てられたステータスレジスタの該当ビットをセットするステップと、ステータスレジスタのビット状態を読み出し、接続可能なアナログ機器とポート番号とがマッピングされたコンフィグレーションROMを基に接続されたアナログ機器を識別し、接続状態を書き込むステップとからなることを特徴とする請求項3に記載のIEEE1394用アナログ変換方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、IEEE1394 用データ変換に係り、特にアナログ機器をIEEE13 94バスに結んで使用できるようにしたIEEE139 4用アナログトランスレータ及びその変換方法に関する。

[0002]

【従来の技術】近年、ディジタルテレビ、ディジタルビ デオカメラ、ディジタルビデオディスクブレーヤー、デ ィジタルSTB(set top box)など各種の ディジタル機器が普及しつつあり、これらのためのイン タフェースとしてIEEE1394シリアルバスが注目 されている。ある機器をIEEE1394バスにインタ フェースさせるためには、その機器がデジタル機器であ る必要がある。しかし、現在家庭で使用するAV機器の 大半はアナログ機器であり、これは、ホームネットワー クの基盤として登場しているIEEE1394シリアル バスとは互換できない。従って、この種のAV機器は、 IEEE1394のために新たにIEEE1394用デ ジタルAV機器に置き換えられる必要がある。この観点 から、現在一般家庭に普及されているAV機器をIEE E 1 3 9 4 バスにインタフェースさせるための I E E E 1394用アナログトランスレータが望まれる。

40 [0003]

【発明が解決しようとする課題】本発明は上記事情に鑑みて成されたものであり、その目的は、現在一般家庭で使用中のテレビ、カメラ一体型VCR、VCRなどを含めた既存のアナログ機器がホームネットワークの一部として円滑に動作できるように、アナログ機器をデジタルインタフェースに基づくIEEE1394バスとインタフェースできるようにしたIEEE1394用アナログトランスレータを提供するところにある。本発明の他の目的は、前記トランスレータで実行されるIEEE13

3

[0004]

【課題を解決するための手段】前記目的を達成するため に、本発明にかかるIEEE1394用アナログトラン スレータは、各アナログ機器が接続される複数のポート と、アナログ機器が接続されているか否かを表すステー タスレジスタと、接続されているアナログ機器に関する 情報を格納しているコンフィグレーションROMと、前 記ポートにアナログ機器が接続されるとき、前記アナロ グ機器に割当てられたステータスレジスタの該当ビット をセットするとともに、該セットされたステータスレジ 10 スタを読み出して、前記コンフィグレーションROMに アナログ機器の接続情報を書き込む制御部と、IEEE 1394バスからのパケットデータを受取って、前記パ ケットデータがトランスレータ自身のノードに該当する パケットデータであるか否かをチェックし、自分のノー ドに該当するデータであれば、パケットデータを分解し てヘッダを取り除く1394インタフェース部と、前記 1394インタフェース部からヘッダの取り除かれたペ イロードデータを格納する記憶部と、前記記憶部のペイ ロードデータをデコードし、ペイロードデータの転送先 20 アナログ機器の情報を抽出する転送先ユニット抽出部 と、前記転送先アナログ機器に関する情報が取り除かれ た純粋なペイロードデータをアナログ信号に変換するデ ータ変換部とを備えることを特徴とする。

【0005】さらに、前記1394インタフェース部は、IEEE1394バスからのパケットデータを受信するフィジカルレイヤと、前記パケットデータがトランスレータ自身のノードに該当するデータであるか否かをチェックし、自分のノードに相当するデータであれば、パケットデータを分解してヘッダを取り除くとともに、エラーを検出するリンクレイヤとで構成されることが好ましい。

【0006】さらに、前記他の目的を達成するための、 本発明によるIEEE1394用アナログ変換方法は、 各アナログ機器が接続されているか否かをチェックする ステップと、接続されたアナログ機器に関する情報を書 き込むステップと、トランスレータをプラグインしてか ら、初期化動作を行うステップと、1394バスデータ に対する転送要求があるか否かをチェックするステップ と、転送要求が送られてくると、パケットデータのパケ 40 ットヘッダを分析して該パケットデータがトランスレー タ自身のノードに該当するパケットデータであるか否か をチェックするステップと、ペイロードデータを分析し て、転送先ユニットに関する情報を抽出するステップ と、前記転送先ユニットに関する情報が取り除かれた純 粋なペイロードデータを変換するステップと、前記変換 されたペイロードデータを前記抽出されたユニットに送 るステップとを具備することを特徴とする。

[0007]

【発明の実施の形態】以下で、添付した図面に基づき本 50

発明の望ましい実施例を詳細に説明する。図1は、本発明によるトランスレータを具備したIEEE1394ネットワークの構成を示したものであって、IEEE1394パスに接続されているノード(一例として、デジタルTV, DVCR, PC, DVD)10と、トランスレータ20及び前記トランスレータに接続されているアナログ機器(一例として、アナログTV, カメラー体型VCR, VCR)30からなる。

【0008】前記トランスレータ20はアナログ機器30と接続されており、前記ノード10からIEEE1394バスを介して送られてきたデータを受け取ってアナログ信号に変換した上、該当アナログ機器に送る。

【0009】前記トランスレータ20は、複数のポート100と、ステータスレジスタ110と、コンフィグレーションROM120と、マイコン130と、1394インタフェース部140と、記憶部150及びデータ変換部160からなる。前記複数のポート100は、アナログ機器30が接続されるポートである。

【0010】ステータスレジスタ110の複数のビットはアナログ機器30が接続されているか否かを示すビットであり、前記1つのアナログ機器につき1ビットが割当てられている。これにより、アナログ機器がポートを介して接続されると、該当ビットがセットされる。図2は、32ビットからなるステータスレジスタの一例を示したものである。図から明らかなように、ビット0はテレビに、ビット1はカメラー体型VCRに、またビット2はVCRに割当てられている。

【0011】前記コンフィグレーションROM120は、接続されているアナログ機器の名前と、該機器の接続あるいは切り離しに関する情報を格納している。より好ましくは、前記コンフィグレーションROM120には、各ユニット間の接続状況と、各ユニットに関する情報とがルートディレクトリ領域及びユニットディレクトリ領域に個別に格納される。ルートディレクトリ領域及びユニットディレクトリ領域は、IEEE1394規格第8章に準拠した一般のROM形式によって定義される。前記ユニットは、本発明におけるアナログ機器に相当する。

【0012】前記マイコン130は、制御部132及び転送先(宛先)ユニット抽出部134で構成される。前記制御部132は、前記ポートにアナログ機器が接続される時、前記アナログ機器に割当てられたステータスレジスタ110の該当ビットをセットし、前記セットされたステータスレジスタのビット状態を読み出して、前記コンフィグレーションROM120にアナログ機器の接続状態に関する情報を書き込む。前記転送先ユニット抽出部134は、前記記憶部150に格納してあるペイロードデータをデコードして、ペイロードデータの転送先アナログ機器を抽出する。

【0013】前記1394インタフェース部140は、

40

フィジカルレイヤ142及びリンクレイヤ144を具備する。前記フィジカルレイヤ142はIEEE1394パスからデータビット列を受け取る。前記リンクレイヤ144は前記受け取られたデータビット列がトランスレータ自身のノードに該当するデータであるか否かをチェックし、自分のノードに該当するデータであれば、パケットを分解してヘッダを取り除くとともに、エラーを検出する。

【0014】前記記憶部150は、前記1394インタフェース部140からヘッダの取り除かれたペイロード 10データを格納し、好ましくは先入れ先出し(FIFO)構造よりなっている。前記データ変換部160は、転送先アナログ機器に関する情報が取り除かれた純粋なペイロードデータをアナログデータに変換する。

【0015】一方、IEEE1394-1995標準規格によると、IEEE1394バス上の全てのノードは、毎回プラグイン/プラグアウトされる時に新たにバスリセット過程と初期化過程、そしてノードが自分の固有なIDをもつツリー確認過程とセルフ確認過程を経る。ツリー確認過程でルートが決定され、セルフ確認過程でダイナミックに各ノードのIDが決定される。また、こうして決定されたルート及びノードIDは、毎回バスリセットが発生するときに新たに進行される。

【0016】ところが、アナログ機器にはPlug&P 1 ay機能がない。したがって、トランスレータが自分 にどんなアナログ機器が直結されているかを識別するた めには、ポートにアナログ機器が接続されていたことを 感知しなければならない。その方法の1つとして、アナ ログ機器がポートに接続されると、釦などを用い、外部 からポート番号をセットしてやる方法がある。もちろ ん、ポート番号及びアナログ機器は前もってマッピング により対応づけされている。例えば、1番のポートはテ レビに、2番のポートはカメラ一体型VCRに、などの ように、ポートと機器とが対応づけられたマッピング情 報はコンフィグレーションROM120に格納されてい る。アナログ機器をトランスレータのポートに直結した 上で外部釦をオンさせると、一定レベルの電流が流れ、 該電流レベルをチェックしてステータスレジスタ110 に格納する。これにより、マイコン130は、チェック された電流レベル値及びコンフィグレーションROM 1 20を参照して接続されたアナログ機器がどれかを知 り、これを基に接続状態を書き込む。かくして、トラン スレータは自分に直結されたアナログ機器がどれかを識 別することになる。

【0017】一方、前記トランスレータに接続されているアナログ機器にデータを送ろうとするIEEE139 4ノードは、取り敢えずトランスレータ20にアクセス してコンフィグレーションROM120を読む。トランスレータは、IEEE1394に直結された1つのノー ドとしての役割を担いつつ、複数のアナログ機器と直結50

されている。このように自分に直結されたアナログ機器を1つのユニットとして指定し、このユニットの情報はユニットディレクトリ領域にしまっておく。転送を希望するIEEE1394ノードは、このユニットの情報を基に各機器に当てはまるフォーマットのデータ転送を行う。ルートディレクトリ及びユニットディレクトリの構造の詳細はIEEE1212規格に準拠し、またディレクトリに書き込まれるキー値は未だ決定しておらず、ユーザに任せられている状態である。このディレクトリのキー値に対する定義は上位のソフトウェア領域で取り扱われる。このようにトランスレータは、送られてきたデータブロックを分析してからデータに当てはまる該当機器のパスをイネーブルさせ、データの転送を行うことになる。

【0018】さらに、トランスレータに接続されるアナ ログ機器は、1つのノードのように実際にデータ転送を 要求するためのアービトレーションができない。単に、 受動的にIEEE1394ノードからトランスレータを 介して送られてくるデータの受信しかできない。そして IEEE1394トランスレータは、自分に接続された アナログ機器を識別した上で、IEEE1394バスに 直結される。本発明の実施例によると、IEEE139 4 トランスレータは、バスリセットにより自分がルート となり得るが、ルートとなってからはIEEE1394 バスは、新たな機器が取付けられたりあるいは取り外さ. れた場合であっても、リセットが発生しないようにし て、他の機器のデータ転送に悪影響を及ぼさないように することが可能である。しかし、この場合でも、トラン スレータがプラグインあるいはプラグアウトされる場合 30 は、IEEE1394バスでバスリセットを発生させ

【0019】図3は、本発明によるIEEE1394ト ランスレータの動作を示したフローチャートである。先 ず、トランスレータに直結するアナログ機器のパワーを オンさせ (ステップ300)、トランスレータにアナロ グ機器をマニュアルで直結させる。アナログ機器が直結 されると、トランスレータは自分に接続されたポートを 調べ、接続された機器があるか否かをチェックする(ス テップ305)。接続されたアナログ機器があるなら (ステップ310)、ステータスレジスタの該当ビット をセットすることにより該当ポート値が格納され(ステ ップ315)、格納されたポート値及びコンフィグレー ションROMを基に直結された機器を識別する。続い て、1394バス上にトランスレータをプラグインさせ る(ステップ320)。通常のIEEE1394バス は、トランスレータのプラグイン動作によりリセットさ れ、初期化動作が実行される(ステップ325)。ま た、トランスレータは、Force_Rootコマンドによりルー トノードとなり、バス制御が可能となる。トランスレー 夕は1394バスにプラグインされた状態で既に自分に 7

直結されたアナログ機器に関する情報をもっており、トランスレータ自身がルートになると、ツリー識別過程 (ステップ330) 及びセルフID過程を通じてIEE E1394の各ノードにノードIDを与える (ステップ335)。

【0020】IEEE1394ノードがトランスレータに接続されているアナログ機器にデータの転送を希望するときは、トランスレータに格納されているステータスレジスタを読む。続いて、どんな機器がトランスレータに接続されているか、どんな機器に転送するかを識別す 10るために、ポート番号に関する情報をコンフィグレーションROMから読み出す。IEEE1212標準に準拠したルートディレクトリ及びユニットディレクトリには、この情報が格納されている。パケット転送を行うに際しては、IEEE1394バス上における転送先IDはルートとされ、トランスレータはデータ転送の要求があるか否かをチェックする(ステップ340)。

【0021】1394バスデータの転送要求があると、トランスレータはパケットデータを分析して(ステップ345)、該パケットデータが自分のノードIDに該当20するか否かをチェックする(ステップ350)。もし、パケットデータのノードIDが自分のノードIDと一致すると、パケットデータからヘッダ部分の取り除かれたペイロードデータを前記記憶部150に格納する。続いて、前記ペイロードデータを分析して、どんなアナログ機器に送られるデータであるかを判断して(ステップ355)、該当する機器のデータフォーマットに合わせて

【図1】

D/A変換を行う(ステップ360)。続いて、該当ポートをイネーブルさせ、データが該当ポートを介してアナログ機器に送られるようにする(ステップ365)。 【0022】

【発明の効果】以上述べたように、本発明によると、トランスレータがプラグインされた状態では、どんなIEEE1394機器が加えられた場合であってもリセットが発生せず、その時の加えられたノードの情報だけを自分のメモリ領域に記憶しておき、新たにIDだけを割当てて使用するようにする。すなわち、毎回IEEE1394シリアルバスに新しい機器が取り付けられたりあるいは取り外される時にリセット過程が繰返されたり、これによりルートノードが変わるという煩わしさが無くなる。本発明によると、上記したIEEE1394用アナログトランスレータだけで、ホームネットワークを具現することができる。また、アナログ及びディジタル機器共にインタフェース可能なことから、1394ホームネットワークの具現が容易になる。

【図面の簡単な説明】

【図1】 本発明によるトランスレータを具備した I E E E 1 3 9 4 ネットワークの構成を示す図である。

【図2】 ステータスレジスタの一例を示す図である。


【図3】 本発明による I E E E I 3 9 4 トランスレー タの動作を示したフローチャートである。


【符号の説明】

20……トランスレータ

100……ポート

【図2】





【図3】

